DDS原理框图

假设时钟为2^MHz，数据保持寄存器选择N Bit，在时钟驱动下，累加器输出结果S被反馈到累加器输入端B，B和A的数据被累加到S，下一个时钟脉冲又将S反馈到B，再次与A累加到S，下一个时钟脉冲又将S反馈到B，如此循环累加，实现按步进值，按时钟节拍循环累加，使得N Bit数据被徐循环累加，产生循环扫描的地址码0～64（高6 Bit）。完成一次地址循环需要的时间由时钟和步进值决定，可以由公式计算：

一次地址循环可以输出一个完整的波形，既T就是输出波形的周期，转换成频率，得到计算公式：

，

当晶振（2^M）和计数器Bit数N确定之后，既与步进值A成正比，对A的调整可以完成对的设定，当N足够大时，比例常数可以很小，例如0.01，既等于A的0.01倍，这样就可以实现对的精细调整，譬如0.01Hz。

例如晶振24M，N＝30，系数为0.0223，要想实现0.1Hz的调整，每次A的值调整为0.1/0.0223＝4。

DDS信号源硬件实现