Quartus II编译某代码之后，老是提示如下warning：
Warning: Found 6 node(s) in clock paths which may be acting as
ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in
clock skew
经搜索，得到以下结论
原因：
使用了行波时钟或门控时钟。
把触发器的输出当时钟用就会报行波时钟；
将组合逻辑的输出当时钟用就会报门控时钟；
措施：
不要把触发器的输出当时钟，不要将组合逻辑的输出当时钟，如果本身如此设计，则无须理会该警告。
我的设计就是用触发器输出当时钟的，所以可忽略了该警告。
Simulation is not running in real time due to excessive CPU load 如上图所示，相信这个问题很多人都碰到了。 网上说：原因是电脑CPU运行的速度跟不上单片机仿真的速度。解决方法：① ...
原文作者：djyos 出处：http://blog.chinaaet.com/detail/2463.html 运放输入电压范围是有限制的，大家都知道，输入电压超过电源电压+0.5V时，就有可能损坏运放。那么，是否输入电压不超过电源电压，就能正常工作呢？就是很多人注意不到的了。 运放对输入电压...
计数器波形仿真，在执行到31时会突然变成[] ! 之类的符号。如图： 原因： 信号的显示格式选择成了ASCII码，当数值等于ASCII码符号区的时候就会显示为符号了。 解决办法： 1、选择要显示的信号，右键，属性（Properties） 2、将显示格式改成自己所需的，一般是Hexadecimal...
本文转载自21IC论坛。 对于数字器件，尤其是CMOS器件，不用的输入端不能悬空，这个道理好像已经尽人皆知了。至少在21IC，时不时就会有人发帖让大家“温习”这个问题。但对于模拟器件，好像认识还有些模糊。 就以运放为例。多运放芯片中不用的运放怎么处理，好像是新手们的一个共同疑问。（有这个疑问是好...
参考资料： http://blog.sina.com.cn/s/blog_706f04d20100oelx.html 由于系统需求，需要在管脚的内部加上上拉电阻，目的是为了有个固定的初始状态。 以Quartus II 11.0为例，具体过程如下： 1、在菜单Assignments 中选择Assig...
一、宏的使用 1、.define 可使用在任意地方，但.EQU只能在RAM区和常数区使用。 2、宏调用时，前面必须有空格。否则提示：DUPLICATE LABEL。如图所示。 二、LCD的使用 1、首先，Mask Option里面，LCD要是启用的。不然折腾半天也是瞎折腾。设置Mas...
