Quartus II:从verilog代码生成原理图框图(bsf文件)

0

本文作者:xjtudll  发布于:2016-7-3  分类:技术心得  点击:


首先说下,为什么用这个功能。

个人习惯顶层用原理图方式绘制,底层模块用verilog代码实现,这样的话在顶层原理图里可以清晰的知道要干啥,比代码更直观。

方法:

File ->Create/Update -> Create Symbol Files for Current File

b8720dfe-dd1d-460b-8496-4568dcf40754

生成之后就可以在原理图里添加这个模块了

右键 ->Insert  -> Symbol

d2c987e0-1fb6-48fc-bbe2-e8664cb15fcd

6a806fb5-7aa6-4564-a02f-9212d408fd04

在project里面查找即可。

0 Comments

Write a comment ?