当前位置:首页 > 技术心得 > 正文内容

常用电平标准

xjtudll16年前 (2010-08-31)技术心得16260

现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

1、TTL电平

TTL:Transistor- Transistor Logic 三极管结构。

VCC:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了,也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

(1)3.3V LVTTL

VCC:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

(2)2.5V LVTTL

VCC:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。

更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻; TTL电平输入脚悬空时是内部认为是高电平。TTL输出不能驱动CMOS输入。

过冲(overshoot)就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。

下冲(undershoot)是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作,导致过早地失效。过分的下冲能够引起假的时钟或数据错误。

2、CMOS电平

CMOS:Complementary Metal Oxide Semiconductor PMOS+NMOS。

VCC:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。

相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。对应 3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。

(1)3.3V LVCMOS

VCC:3.3V;VOH>=3.2V;VOL<=0.1V;VIH>=2.0V;VIL<=0.7V。

(2)2.5V LVCMOS:

VCC:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。

CMOS使用注意:CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

闩锁效应:Latch up,CMOS工艺特有的寄生效应。

从图中我们可以看出由NMOS的有源区、P衬底、N阱、PMOS的有源区构成了一个n-p-n-p的结构,这就是一个典型的可控硅电路,如上图右侧所示。一旦图中组成等效可控硅的电路的Q1、Q2任何一个正向偏置,都将触发闩锁效应,使电源和地之间短路,形成大电流,而导致芯片发热烧毁。

3、ECL电平

ECL:Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)

VCC=0V;VEE=-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。

速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。

PECL:Pseudo/Positive ECL

VCC=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V

LVPELC:Low Voltage PECL

VCC=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V

ECL、PECL、LVPECL使用注意:不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。

以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用 82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

4、LVDS电平

LVDS:Low Voltage Differential Signaling

差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。

100 欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

扫描二维码推送至手机访问。

版权声明:本文由鸟的天空发布,如需转载请注明出处。

本文链接:http://www.xjtudll.cn/Exp/130/

标签: 模拟电路
分享给朋友:

“常用电平标准” 的相关文章

Warning: xx pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems

Warning: xx pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems

问题描述: Cyclone IV EP4CE6E22C8N Quartus II编译 每次编译完,都有个warning: Warning: xx pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For...

如何在fragment里启动service

参考资料:http://stackoverflow.com/questions/13007355/how-to-start-service-from-fragments 问题: 如果在fragment里直接用startService,那么编译将不会通过。 如下代码在activity里是可以正确使用的...

51单片机内部扩展RAM

51单片机内部扩展RAM

一直想写一篇关于51RAM的文章,网上看到这篇文章,觉得讲的比较详细,我就不献丑了,转载过来了。初学者可以看看。 原文网址:http://www.jhmcu.com/index.php/mcu-internal-expansion-ram-application/ 单片机内部RAM:共256个单元...

Keil C51编译错误:address space overflow

Keil C51编译错误:address space overflow

近日在使用Keil的时候,遇到了一个问题:address space overflow。程序最初编译的时候没这问题,当我增加一段代码后,出现了这个问题。经网上搜索,发现根本原因是:data只能是RAM中的前128个,变量超过128个时会出现ADDRESS SPACE OVERFLOW。 &nb...

vc中如何获取修改系统时间的消息

参考资料:http://msdn.microsoft.com/en-us/library/windows/desktop/ms725498%28v=vs.85%29.aspx 问题: 我在窗口上显示了系统时间,点击后调出系统的“日期和时间 属性”对话框,修改属性...

可变电容器的基础知识与应用

可变电容器的基础知识与应用

一. 概述 可变电容器,简称"可变电容、可调电容"(英文:Variable / adjustable Capacitor),是一种电容量可以在一定范围内连续调节、可变的电容器。 其原理,一般是通过改变极片间相对的有效面积或片间距离,它的电容量就相应地变化。可变电容,一般在无线电(...

发表评论

访客

◎欢迎参与讨论,请在这里发表您的看法和观点。