当前位置:首页 > 技术心得 > 正文内容

常用电平标准

xjtudll16年前 (2010-08-31)技术心得18570

现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

1、TTL电平

TTL:Transistor- Transistor Logic 三极管结构。

VCC:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了,也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

(1)3.3V LVTTL

VCC:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

(2)2.5V LVTTL

VCC:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。

更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻; TTL电平输入脚悬空时是内部认为是高电平。TTL输出不能驱动CMOS输入。

过冲(overshoot)就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。

下冲(undershoot)是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作,导致过早地失效。过分的下冲能够引起假的时钟或数据错误。

2、CMOS电平

CMOS:Complementary Metal Oxide Semiconductor PMOS+NMOS。

VCC:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。

相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。对应 3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。

(1)3.3V LVCMOS

VCC:3.3V;VOH>=3.2V;VOL<=0.1V;VIH>=2.0V;VIL<=0.7V。

(2)2.5V LVCMOS:

VCC:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。

CMOS使用注意:CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

闩锁效应:Latch up,CMOS工艺特有的寄生效应。

从图中我们可以看出由NMOS的有源区、P衬底、N阱、PMOS的有源区构成了一个n-p-n-p的结构,这就是一个典型的可控硅电路,如上图右侧所示。一旦图中组成等效可控硅的电路的Q1、Q2任何一个正向偏置,都将触发闩锁效应,使电源和地之间短路,形成大电流,而导致芯片发热烧毁。

3、ECL电平

ECL:Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)

VCC=0V;VEE=-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。

速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。

PECL:Pseudo/Positive ECL

VCC=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V

LVPELC:Low Voltage PECL

VCC=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V

ECL、PECL、LVPECL使用注意:不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。

以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用 82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

4、LVDS电平

LVDS:Low Voltage Differential Signaling

差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。

100 欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

扫描二维码推送至手机访问。

版权声明:本文由鸟的天空发布,如需转载请注明出处。

本文链接:http://www.xjtudll.cn/Exp/130/

标签: 模拟电路
分享给朋友:

“常用电平标准” 的相关文章

如何从远程桌面复制文件

如何从远程桌面复制文件

工作学习中,经常需要用到远程桌面,远程桌面确实很方便,但每次要将本地的东西拷贝到远程电脑或将远程电脑上的东西拷贝到本地时,都是用U盘来传递文件,这样就相当不方便了。近日,偶然看了远程桌面的帮助,发现其本身就是带文件复制、粘贴功能的,只是默认没有开启而已。 第一步:在远程桌面连接窗口,单击【选项】,...

安卓弹出Dialog之后,点触摸屏幕任意区域,Dialog消失了的解决方法

参考资料: http://blog.csdn.net/liushuiwen101423/article/details/46412487 http://blog.csdn.net/u012255016/article/details/49888881 http://blog.csdn.net/jds...

Keil C51某些汉字不显示bug解决

Keil C51某些汉字不显示bug解决

这个问题是在用ST7920 LCD 12864时发现的,“星期三”中的“三”字显示不出来。经查,发现是Keil编译器的问题,编译器在编译汉字时会将汉字内码0xFD给过滤掉,导致汉字显示不正常。 一、直接用汉字编码 如果直接用编码则不会有这个问题。例如,...

CC Debugger不能识别

CC Debugger不能识别

CCdebugger买来的时候正常,生产长期烧录后,就无法识别了,表现如下: 原因: unknown device并不是cc debug挂了,而是CCdebug里的cc2511里面的程序被冲掉了,重新给cc2511烧录程序就行了。 更新固件办法,请参考《CC Debugger User Gui...

Altium在生成PCB时,怎样取消掉room空间?

Altium在生成PCB时,怎样取消掉room空间?

从原理图生成PCB时 总会生成一个或多个网络区域 该区域ROOM在一般的情况下没有什么作用 反而会对我们的设计会带来一些不便 那怎么样才能取消此区域(room空间)呢! 方法一 在导入到pcb中时 我们执行变更的 选项栏中将room的选项的勾去掉 这样导入pcb时就不会把room导入了 方法二...

Proteus7.6SP4汉化补丁

不得不说国内牛人还是相当多的。尤其是sexywp大牛,看他Proteus破解的相当好。下面这个Proteus 7.6 SP4汉化补丁就是由他修改的。下载地址:http://ishare.iask.sina.com.cn/f/6733828.html介绍:用7.5的汉化修改而来,先和谐,再用汉化补丁覆...

发表评论

访客

◎欢迎参与讨论,请在这里发表您的看法和观点。